微控制器布置出現的問題有哪些？

我正在嘗試為微控制器布置12MHz的晶體。南通SMT貼片我已經閱讀了一些專-門針對晶體以及高頻設計的建議。

在大多數情況下，他們似乎同意以下幾點：

痕跡越短越好。

差分走線對應保持盡可能接近相同的長度。

將晶體與其他任-何物體隔-離。

在晶體下方使用接地層。

避-免信號線過孔。

避-免走線直角彎曲

這是我目前為水晶所擁-有的布局：

水晶布置

紅色代表頂層PCB銅，藍色代表底層PCB層（這是2層設計）。柵格為0.25mm。晶體下方有一個完整的接地層（藍色層），圍繞晶體的是一個通過幾個過孔與底部接地層相連的接地層。連接到時鐘引腳旁邊引腳的走線用于uC的外部復位。它應保持在?5V，并在接地短路時觸發復位。

我還有幾個問題：

我已經看到了一些推-薦的布局，這些布局將負載電容器放置得靠近IC，而另一些則將其放置在較遠的位置。我可以期望兩者之間有什么區別，建議使用哪一個（如果有）？

我應該從信號走線的正下方移除接地層嗎？看來這是減少信號線上寄生電容的方法。

您會建議使用粗或薄的跡線嗎？目前，我有1000萬筆痕跡。

我什么時候應該將兩個時鐘信號放在一起？我已經看到了一些建議，其中兩條線在前往uC之前基本上彼此指向，而另一條線則像我目前所使用的那樣彼此分開并緩慢地聚集在一起。

這是一個好的布局嗎？如何改-善？

到目前為止，我已經閱讀了一些資料（希望能涵蓋其中的大部分，我可能會遺漏一些）：

TI對高速布局指南的建議

Atmel的AVR硬件設計注意事項

Atmel振蕩器PCB布局的實踐

我對布局進行了以下修改：

uC下方的底層被用作5V電源層，頂層是局部接地層。南通SMT貼片接地層有一個通向全-局接地層（底部層）的通孔，其中5V連接到源極，并且兩者之間有一個4.7uF的陶瓷電容器。使接地和電源布線輕-松！

我已移除了位于晶振正下方的頂部接地元件，以防-止晶振殼體短路。